Welcome to PLD World! 欢迎来到可编程逻辑器件的世界! http://pld.126.com

9.3版MAX+PLUS II减少编译时间(compilation times)

9.3版的MAX+PLUS II的编译算法为提升同步驱动的编译速度（timingdriven compilation times）做了优化。为此分别在9.2和9.3版的MAX+PLUS II进行了70种设计的基准测试。这些测试设计分别选择密度从EPF10K20到EPF10K250A范围的FLEX 10K器件进行编译。9.3版的编译时间平均是9.2版的三分之一。（registered）性能并没有太大的差别。

在指定时钟输出时延（t_CO）和时钟建立时间（t_SU）下，同步驱动编译允许MAX+PLUS II在器件的I/O单元放置合适的寄存器。这种能力大大地增强了设计的I/O性能。

9.3版MAX+PLUS II也提供支持STAPL和JEDEC标准JESD-71格式的Jam编辑器和演示器，和完全支持包括2.5V MAX 7000B和0.22m m FLEX10KE器件在内的超过30种新器件/封装的编译。

9.3 MAX+PLUS II基础版扩展对器件的支持

9.3 MAX+PLUS II基础版增加了对EPF10K30、EPF10K30A、EPF10K30E、EPF6024A、MAX7000B和MAX3000A器件的支持。你可以从Altera的网址http://www.altera.com上免费下载MAX+PLUS II基础版，或者直接从Altera数字图书馆（ADL）或MAX+PLUS II的安装CD上安装。从Altera网址上下载的版本只有六个月的有效使用期。

 编辑设计: 胡晟  技术顾问: 朱仁昌 Copyright 1999-2000 PLD World    http://pld.126.com