1.PLD,CPLD,FPGA有何不同?

不同厂家的叫法不尽相同，PLD(Programmable Logic Device)是可编程逻辑器件的总称，FPGA (Field Programmable Gate Arry)是指现场可编程门阵列(SRAM 工艺,要外挂配置用的EPROM), Altera 把自己的PLD产品:MAX系列,FLEX系列都叫作CPLD,即复杂PLD(Complex PLD),由于FLEX系列也是SRAM 工艺,要外挂配置用的EPROM,所以有人把Altera 的FELX系列产品也叫做FPGA.

2.能得到免费的PLD开发软件吗?

Altera 提供免费试用软件Maxplus9.4 Baseline(用硬盘号在www.Altera.com上申请license ,可试用6个月,在DOS模式下敲入 dir c: /w 即可看到serial number )支持30,000门以下所有设计,支持原理图,AHDL语言和波形输入,支持波形仿真,时间分析,编程下载. 此软件可向骏龙科技公司各地办事处索取,也可从网上下载(大了一点,20M 左右).

3.如何选择CPLD型号？

尽可能选用速度比较低的芯片。尽可能选用电压比较低的芯片(性价比较好）。尽可能选用贴片封装的芯片。如果设计中不需要使用容量较大的存储器，尽量选用FLEX6000系列的芯片。如果设计中需要较大的存储器和比较简单的外围逻辑电路，而且对速度、总线宽度和PCB板面积无特殊要求的情况下，尽量选用一片MAX7000或3000系列的芯片和外接存储器。在速度较高的双向总线上尽量采用MAX7000或3000系列的芯片。为保证及时供货和性价比,新设计应优先选择以下型号: MAX7032SLC44-10  7064SLC44-10 7128SLC84-15 7128STC100-15   7128AETC100-10  7128AETC144-10 FLEX6016AQC208-3 10K20TC144-4  10K30EQC208-3 10K50EQC240-3以及刚刚推出的MAX3032ALC44-10,3064STC100-10,APEX20K等..

4.如何计算功耗？

这里有几个个Excel小程序可以自动计算功耗, 感兴趣的朋友不妨下载一试,如对有些参数不清楚,可查阅Altera Date BooK 或 光盘：

1.MAX7000   (13K)     2.FLEX10K/6K  (15K)   3. 最新自动计算功耗文件（包括APEX20K/10K/6K/7K）

5.3.3V或2.5V器件能用在5V系统中吗?

在Altera的器件中有两种电源管脚：VCCINT（内部电源）和VCCIO（I/O口电源）。对于MAX7000S，其内部电源只能接5V，MAX7000A/AE其内部电源只能接待3.3V；对于MAX7000S，其I/O口电源电源可采用5V和3.3V，MAX7000A/AE其外部I/O口电源可采用2.5V和3.3V ;对FLEX10K/6K 同7000S, 10KA/6KA/3000A同7000A/AE；对FLEX10KE VCCINT=2.5V,其I/O口电源电源可采用2.5V和3.3V; 总而言之，Vccio接上合适的电压，3.3v和2.5v器件完全可以使用在5v系统中。

★表示可以直接连接      ☆表示可以连接,但要求信号接收端能承受对应的VCCIO电压      ▲表示信号不兼容,不可连接  请注意：除了2.5V器件外（7000B，10KE)，Vccio不能大于Vccint。

对于内核1.8V的APEX20K产品,有两种型号，以V结尾的型号I/O脚可以兼容5V，如EP20K400BC652-3V；没有V的型号I/O脚不兼容5V。

6.如何解决下载电缆（Byteblaster）不能下载的问题？

7. 如何减少电路中的毛刺,提高稳定性？

参见: 培训中心>培训资料> PLD设计技巧———消除组合逻辑产生的毛刺  和 PLD设计技巧——采用同步电路设计

8. 不用的管脚如何处理？

不用的全局信号和专用输入管脚,应接地,如:Global clk,Global clear ,Ded input.  其他不用的管脚一般不接,保留. Maxplus2 中的报告文件(*.rpt) 详细说明了管脚的接法. 如不用的管脚与外电路相连,为保证不影响外电路,应将此管脚定义为输入脚,但不接逻辑.

9. EPM7000S的几个全局输入脚GCLK1,OE2(GCLK2),OE1,GLCRn都是干什么的？怎么在编程中使用？ 

 GCLK：全局时钟脚，这个脚的驱动能力最强，到所有逻辑单元的延时基本相同，所以如系统有外部时钟输入，建议定义此脚为时钟脚。如想用其他脚为时钟输入，必须在在菜单：Assign>Global project logic synthesis>Automatic global>把GCLK前面的勾去掉。这样任意一个I/O脚均可做时钟输入脚。
OE1：全局输出使能,如有三态输出，建议由此脚来控制（也可由内部逻辑产生输出使能信号），优点和用法同上。
OE2/GCLK2：全局输出使能/全局时钟脚，两者皆可。
GCLRn：全局清零，如有寄存器清零，建议由此脚来控制（也可由内部逻辑产生清零信号），优点和用法同上。
分配这些脚和分配普通I/O脚是一样的， 先在Assign>device中选好器件型号，再在Assign>pin中填入你想分配的管脚号和类型，或直接在原理图中选中input或output,点鼠标右键，选>assign pin,填入你想分配的管脚号，编译一遍即可。但要注意菜单：Assign>Global project logic synthesis>Automatic global>中的设置。

10K/6K/3K的全局脚的意义与此相同。
                                                            

10.为什么在用菜单Assign>device选择器件的时候找不到我想要的速度等级的芯片？

把菜单Assign>device中的：Show Only Fastest Speed Grages 前面的勾去掉即可.

11. 为什么有些按照标准VHDL语法编写的程序在MaxplusII下编译通不过？

MaxplusII支持大部分VHDL语法，但也有一些标准的VHDL语句不能支持（要参阅相关资料），最好的方法是采用专用VHDL语言综合工具综合，生成*.edif文件后再给MaxplusII做布线。参见：培训中心>培训资料>Maxplus与第三方EDA工具的接口

12。Altera公司最新推出的MAX3000A和ACEX系列是什么样的产品？

MAX3000A是MAX7000的低价格版本,3.3V内核，如EPM3032SLC44-10的零售价格低于$1.8    EP1K是10KE的低价格版本,带PLL。

13.什么是Setup/hold time ？

Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T1时间到达芯片，这个T1就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。时hold time不够，数据同样不能被打入触发器。

14。为什么Altera提供的下载电缆很短？ 对3.3v器件下载时，下载电缆的电源接几伏？

由于Altera的下载电缆是并行电缆，长度太长会导致信号的反射,毛刺和过冲,影响数据传输的正确性，所以下载电缆一般在30cm左右。如要加长,应该用并口电缆（打印机电缆）加长。 对3.3v器件下载时，下载电缆可以接5v (因为Altera3.3v芯片I/O可以最大容忍5.7v的信号输入），如下载电缆中使用的是74HC244或用户使用原装MVbyteblaster，则下载电缆也可以接3.3v.

15。为什么有时用通用编程器烧EPC1或EPC1441会出错？

通用编程器基本上都支持Altera的芯片，如：ALL07, SuperIII , Labtools，Leap 等，但Altera芯片的工艺在改进，所以要求使用编程器厂家提供的最新版本软件。并保证试配头清洁。在大批量烧录EPC1或EPC1441时，Altera公司只推荐使用三家公司的编程器：1。Altera公司生产的专用编程器 2。DATA I/O公司编程器 3。BP公司编程器。使用以上三家公司的编程器可以保证烧录的质量和极低的坏片率，(编程器价格也不菲，如Altera的MPU在￥20,000左右）小批烧录EPC1或EPC1441时，一般的通用编程器都可，但烧录的质量和坏片率要差一些，会出现烧录出错的情况，但编程器价格较低(￥1,000-10,000），适合一般中小客户。用户应在编程器价格和烧录质量之间做出选择。

                (您如果有PLD方面的问题，可以在BBS上提出，大家一起讨论）　

 编辑设计: 胡晟  技术顾问: 朱仁昌 Copyright 1999-2000 PLD World    http://pld.126.com